## SWITCHED CAPACITOR FILTER

Patent number:

JP9199994

**Publication date:** 

1997-07-31

Inventor:

YAMANE MASANORI

Applicant:

**TOSHIBA CORP** 

Classification:

- international:

H03H19/00


- european:

Application number: JP19960003041 19960111

Priority number(s):

#### Abstract of JP9199994

PROBLEM TO BE SOLVED: To improve the S/N of each output signal from each switched capacitor filter(SCF) even when plural SCFs are assembled on a same board. SOLUTION: The filter is provided with plural SCFs 8a, 8b with the same filter characteristic receiving input signals a1, a2 via input signal lines 12a, 12b, a clock signal generating circuit 10 giving a clock signal of the same frequency to specify the filter characteristic of each SCF, a power supply path 11 to supply a drive power supply to the clock signal generating circuit and each SCF, and a board 9 on which each SCF, the clock signal generating circuit and the input signal paths and the power supply path are mounted. In this case, a phase between the clock signals is shifted by a prescribed time or over depending on leading and trailing characteristic of the clock signal.



THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平9-199994

(43)公開日 平成9年(1997)7月31日

(51)Int.Cl.<sup>6</sup> H 0 3 H 19/00 識別記号

庁内整理番号 9274-5 J FΙ

H03H 19/00

技術表示箇所

審査請求 未請求 請求項の数1 OL (全 8 頁)

(21)出願番号

特願平8-3041

(22)出願日

平成8年(1996)1月11日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 山根 政憲

東京都府中市東芝町1番地 株式会社東芝

府中工場内


(74)代理人 弁理士 鈴江 武彦

## (54) 【発明の名称】 スイッチドキャパシタフィルタ装置

#### (57) 【要約】

【課題】 たとえ複数のスイッチドキャパシタフィルタ (SCF) 8 a 8 b が同一基板 9 上に組込まれていたとしても、各SCFからの各出力信号 b 1 b 2のS/Nを向上させる。

【解決手段】 各入力信号a1. a2 が入力信号路12 a, 12 bを介して入力される同一フィルタ特性を有する複数のSCF8a.8bと、この各SCFに対してフィルタ特性を規定する同一周波数のクロック信号を送出するクロック信号発生回路10と、クロック信号発生回路及び各SCFに駆動電源を供給するための電源供給路11と、各SCF、クロック信号発生回路、各入力信号路及び電源供給路が実装される基板9をと備えたスイッチドキャパシタフィルタ装置において、各SCFに供給する各クロック信号相互間の位相をクロック信号の立上り・立下り特性で定まる所定要時間△下以上ずらせる。



#### 【特許請求の範囲】

【請求項1】 それぞれ入力信号路を介して各入力信号 が入力される同一フィルタ特性を有する複数のスイッチ ドキャパシタフィルタと、

この各スイッチドキャパシタフィルタに対して前記フィルタ特性を規定する同一周波数のクロック信号を送出するクロック信号発生回路と、

前記クロック信号発生回路及び各スイッチドキャパシタフィルタに駆動電源を供給するための電源供給路と、前記各スイッチドキャパシタフィルタ、クロック信号発生回路、各入力信号路及び電源供給路が実装される基板とを備えたスイッチドキャパシタフィルタ装置において、

前記各スイッチドキャパシタフィルタに供給する各クロック信号相互間の位相を前記クロック信号の立上り・立下り特性で定まる所定時間以上ずらすことを特徴とするスイッチドキャパシタフィルタ装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は同一フィルタ特性を 有する複数のスイッチドキャパシタフィルタを同一基板 上に実装したスイッチドキャパシタフィルタ装置に関す る。

#### [0002]

【従来の技術】種々の周波数成分を含むアナログの入力信号から所望の周波数成分を有した信号(出力信号)を抽出するフィルタは、図7に示すように、コイル1やコンデンサ2等の受動素子のみで構成されたパッシブフィルタと、図8に示すように、コンデンサ2や抵抗3等の受動素子の他にリニアIC(増幅器)4等の能動素子を含むアクティブフィルタとが一般に知られている。

【0003】さらに、近年、図9に示すように、複数のコンデンサ5a~5dとリニアIC(増幅器)6と複数のスイッチ回路7a,7bとで構成されるスイッチドキャパシタフィルタ8が実用化されている。

【 O O O 4 】このような構成のスイッチドキャパシタフィルタ(Switched Capacitor Filter 以下SCFと略記する)8においては、SCF8内に組込まれた各スイッチ回路7a,7bを所定周波数 f を有したクロック信号 c でオン・オフ制御する。このSCF8のフィルタ特性はクロック信号 c の周波数 f でほぼ決まる。したがって、アナログの入力信号 a に含まれる各周波数成分は前記クロック信号 c の周波数 f で定まるフィルタ特性で通過または遮断される。その結果、リニアIC6から出力される出力信号 b には、前記フィルタ特性で定まる周波数成分のみが含まれる。

【 O O O 5 】前記クロック信号 c の周波数 f を高くすると、この周波数 f に比例して前記フィルタ特性における通過周波数帯域が変化する。したがって、クロック信号 c の周波数 f を変化させることによって、S C F 8 の通

過周波数帯域等のフィルタ特性を簡単に変更できる。

【0006】また、前記リニアIC6及び各スイッチ回路7a.7bは外部から直流の電源電圧Vdが供給されている。図10は上述した構成を有する2つのSCF8a.8bを一つの基板9上に実装したスイッチドキャパシタフィルタ装置を示す模式図である。各SCF8a.8bは同一構成であり、かつ1台のクロック信号発生回路10から共通に信号配線13を介してクロック信号cが印加される。また、外部の共通電源から電源配線11を介して直流の電源電圧Vdが供給されている。

【0007】各SCF8a, 8bにはそれぞれ信号配線 12a, 12bを介して個別に各アナログの入力信号a 1, a2 が入力され、さらに、各SCF8a, 8bから 個別にアナログの出力信号b1, b2 が出力される。

【0008】このように、複数のSCF8a, 8bを一つの基板9に実装したスイッチドキャパシタフィルタ装置においては、複数の信号を同時に同一フィルタ特性で信号処理できるので、一般のアナログの電子回路に多用されている。

【〇〇〇9】このようなスイッチドキャパシタフィルタ装置に組込まれる各SCF8a.8bの各スイッチ回路7a.7bの動作タイミングを図11に示す。すなわち、各スイッチ回路7a.7b内に、電源電圧Vdを分圧して得られる比較電圧Vcが形成される。そして、クロック信号cの立上り時に、クロック信号cの信号値が前記比較電圧Vcまで上昇したタイミングでスイッチ回路7a.7bが開放又は開成される。また、クロック信号cの立下り時に、クロック信号cの信号値が前記比較電圧Vcまで低下したタイミングでスイッチ回路7a.7bが開成又は開放される。

### [0010]

【発明が解決しようとする課題】しかしながら、図10 に示す複数のSCF8a、8bを一つの基板9上に実装したスイッチドキャパシタフィルタ装置においても、まだ解消すべき次のような課題があった。

【 O O 1 1】スイッチドキャパシタフィルタ装置のクロック信号発生回路 1 O 、各スイッチ回路 7 a 、7 b 及びリニア I C 6 に電源電圧 V d を供給する電源の電源容量にも一定の限界があるので、各回路 7 a 、7 b 、6 が大きく動作するタイミングで消費電力が増大して、図 1 2 に示すように、電源電圧 V d の波形に一時的に値が低下する凹部 1 4 a からなる雑音が発生する。前述したように、比較電圧 V c は電源電圧 V d を分圧して得られるので、各比較電圧 V c の波形にも同一タイミングで凹部 1 4 b からなる雑音が発生する。

【 O O 1 2 】図 1 2 に示すように、この凹部 1 4 a の雑音が発生してる期間内にクロック信号 c が立上ると、各スイッチ回路 7 a 、 7 b の動作タイミングが凹部 1 4 b の雑音が発生していない期間に比較して、微小時間 △ t だけ前方へ変動する。

【0013】特に、一つのクロック信号 c で複数のS C F 8 a、8 b を駆動させる場合は、各 S C F 8 a、8 b の各スイッチ回路 7 a、7 b 及びリニア I C 6 がほぼ同ータイミングで大きく動作するので、前記各比較電圧 V c により大きな凹部 1 4 b の雑音が発生して、各スイッチ回路 7 a、7 b の動作タイミングがより大きく変動する。

【0014】この動作タイミングの変動が各SCF8 a、8bの出力信号b1、b2 上に雑音成分として現れ、結果的に出力信号b1 、b2 のS/Nが低下する。また、各SCF8a 、8bに組込まれている各スイッチ回路7a 、7bの各比較電圧Vc1 、Vc2 は、たとえ電源電圧Vdが同一値であったとしても、図13に示すように、完全に同一値ではない。

【0015】したがって、図14に示すように、互いに異なる値の比較電圧Vc1, Vc2に対して、前述した電源電圧Vdの波形における凹部14bの雑音が重畳するので、各スイッチ回路7a, 7bの動作タイミングの変動がより一層増大する。

【0016】さらに、スイッチドキャパシタフィルタ装置を小型に形成するために基板9上に印刷配線された各信号配線12a,12b,13は互いに接近しているので、信号相互間に微細なクロストーク現象が発生する。したがって、図15に示すように、入力信号a1,a2の信号波形にクロック信号cからのクロストークに起因する凸部15aや凹部15b等の雑音が発生する。

【0017】そして、この凸部15aや凹部15b等の雑音発生期間内にクロック信号cが立上ったり、立下がった場合は、この雑音発生期間内で各スイッチ回路7a、7bが動作するので、正しい入力信号a1、a2の信号値でなくて、凸部15aや凹部15bの雑音を含む正しくない信号値を取込むことになり、誤った値の出力信号b1、b2が出力される。

【0018】このように、各リニアIC6や各スイッチ回路 7a, 7bの動作に応じて電源電圧 Vd や比較電圧 Vc1. Vc2 が変動したり、各入力信号 a1. a2 がクロック信号 c からのクロストークに起因して値が変動するので、各出力信号 b1. b2 の S N が低下したり、出力信号値の信頼性が低下する。

【0019】本発明は、このような事情に鑑みてなされたものであり、各SCFのスイッチ回路の各比較電圧や各入力信号の各波形に現れる凸部や凹部等の雑音の発生位置を互いにずらすことによって、たとえ複数のSCFが組込まれ、かつ同一周波数のクロック信号を印加したとしても各出力信号のS/Nを大幅に向上でき、ダイナミックレンジを拡大でき、かつ常に正しい信号値が得られる安定したスイッチドキャパシタフィルタ装置を提供することを目的とする。

#### [0020]

【課題を解決するための手段】上記課題を解消するため

に本発明は、それぞれ入力信号路を介して各入力信号が入力される同一フィルタ特性を有する複数のスイッチドキャパシタフィルタと、この各スイッチドキャパシタフィルタ特性を規定する同一周波数のロック信号を送出するクロック信号発生回路と、クロック信号発生回路及び各スイッチドキャパシタフィルタ、クロック信号発生回路、各スイッチドキャパシタフィルタ装置において、各スイッチ信号路及び電源供給路が実装される基板とを備えたスチドキャパシタフィルタ装置において、各スイッチにおいて、各スイッチに対しているの立上り・立下り特性で定まる所定時間以上ずらしている。

【0021】このように構成されたスイッチドキャパシタフィルタ装置においては、クロック信号発生回路から出力されて各SCFの各回路へ供給される各クロック信号相互間の位相はクロック信号の立上り・立下り特性で定まる所定時間以上ずれている。

【OO22】したがって、各SCFの各回路が大きく動作するタイミングが互いにクロック信号の立上り・立下り特性で定まる所定時間以上ずれるので、消費電力の最大値の発生時間が各SCF毎に分散され、電源電圧の波形における凹部等の雑音のレベルが小さくなる。したがって、電源電圧の変動量が小さくなり、比較電圧の変動量も小さくなるので、SCFを構成する各回路の動作タイスミングが大きく変動することはない。

【0023】また、各SCFの各回路が自己のSCFに対するクロック信号の立上がり又は立下りで動作する期間は、他のSCFの各回路は大きく動作しないので、他のSCFの各回路の動作に起因して自己の回路の動作タイミングを規定する比較電圧が変動することはないので、動作タイミングが大きく変動することはない。

【0024】さらに、各入力信号に各クロック信号の立上り・立下りに起因するクロストークによる凹部又は凸部等からなる雑音が現れるが、各回路が自己のSCFに対するクロック信号の立上り又は立下りで動作する期間内には、自己の入力信号に他のSCFへ印加されるクロック信号に起因するクロストークによる凹部又は凸部等からなる雑音が現れないので、自己の入力信号の信号値を正しく読取ることができる。よって、各SCFから正しい信号値を有する出力信号が得られる。

#### [0025]

【発明の実施の形態】以下本発明の一実施形態を図面を用いて説明する。図 1 は実施形態のスイッチドキャパシタフィルタ装置の概略構成を示すブロック図である。図10に示す従来のスイッチドキャパシタフィルタ装置と同一部分には同一符号が付してある。したがって、重複する部分の詳細説明を省略する。

【0026】この実施形態においては、一つの基板9上に2つのSCF(スイッチドキャパシタフィルタ)8

a, 8 b と、1 つのクロック信号発生回路 1 9 と、2 つの移相回路 1 6 a, 1 6 b とが実装されている。

【0027】各SCF8a, 8bは、同一構成であり、 前述した図9に示す構成を有する。そして、各SCF8 a, 8 bには、それぞれ信号配線12a, 12 bを介し て個別に各アナログの入力信号 a1 , a2 が入力され、 さらに、各SCF8a, 8 b から個別にアナログの出力 信号 b 1 , b 2 が出力される。また、各SCF8a, 8 bは外部の共通電源から電源配線11を介して直流の電 源電圧 V d が供給されている。クロック信号発生回路 1 Oから出力された周波数 f のクロック信号 c は信号配線 13を介して各移相回路16a, 16bへ入力される。 【0028】このクロック信号発生回路10のクロック 信号 c の周波数 f は外部から入力される周波数制御信号 F c にて任意の値に変更可能である。一方の移相回路 1 6 a は、例えば図2に示すように、信号路に対して直列 接続された抵抗17aと並列接続されたコンデンサ18 aとで構成された一種の遅延回路で構成されており、図 3に示すように、入力したクロック信号cを抵抗17a とコンデンサ18aとで定まる時定数に対応する時間 T 1 だけ遅延させて、新たなクロック信号 c1 として一方 のSCF8aへ印加する。

【0029】他方の移相回路16aも、抵抗17bとコンデンサ18bとで構成され、入力したクロック信号cを抵抗17bとコンデンサ18bとで定まる時定数に対応する時間 $\tau$ 2だけ遅延させて、新たなクロック信号c2として他方のSCF8bへ印加する。

【0030】そして、一方の遅延時間  $\tau$  1 と他方の遅延時間  $\tau$  2 との時間差で示される各クロック信号 c 1 在 2 相互間のずれ時間  $\Delta$   $\tau$  は、クロック信号 c の立上り・立下り特性に基づいて設定されている。例えば、クロック信号 c の立上り・立下りが急峻な場合は、電源電圧 V dの波形や各入力信号 a 1 a 2 に電圧降下やクロストークを与える時間が短いので、ずれ時間  $\Delta$   $\tau$  は短く設定されている。逆に、クロック信号 c の上がり・立下りが緩やかな場合は、電源電圧 V dの波形や各入力信号 a 1 a 2 に電圧降下やクロストークを与える時間が長いので、ずれ時間  $\Delta$   $\tau$  は長く設定されている。

【0031】したがって、各SCF8a、8b内に組込まれた各スイッチ回路7a、7bで電源電圧Vdを分圧して生成される各比較電圧Vc1、Vc2が等しい場合は、図3に示すように、一方のSCF8aの動作タイミングと他方のSCF8aの動作タイミングとの間には前記一定のずれ時間 $\Delta$  $\tau$ が存在する。

【0032】このように構成されたスイッチドキャパシタフィルタ装置の動作を図4に示す信号波形図を用いて説明する。クロック信号発生回路10から出力されたクロック信号 c は各移相回路16a, 16b でそれぞれ $\tau$ 1.  $\tau$ 2 時間だけ遅延されたクロック信号 c 1. c 2 として各SCF8a, 8b へ入力される。各SCF8a,

8 b の各スイッチ回路は電源電圧 V d を分圧した各比較電圧 V c 1 · V c 2 を生成する。そして、各クロック信号 c 1 · c 2 の各信号値が対応する各比較電圧 V c 1 · V c 2 に達した時点でスイッチンク動作を行う。この各SCF8a,8bにおける各スイッチ回路の各動作タイミング t 1 · t 2 を図4の最下段に示す。

【0033】各SCF8a,8bは大きな動作時に大きな電力消費を伴うので、このSCF8a,8bの各動作タイミングt1 ・ t2 に同期して電源電圧Vdの波形に凹部19a,19bからなる各雑音が発生する。その結果、各SCF8a,8bで形成される各比較電圧Vc1 ・ Vc2 の波形にも同ータイミングt1 ・ t2 で凹部20a,20bからなる各雑音が発生する。

【0034】しかし、電源電圧Vdの波形に現れる各凹部19a, 19bからなる各雑音はそれぞれ一つのSCFの電力消費に対応するので、図10に示す従来装置のように全てのSCF8a. 8bが同一タイミングで動作する場合に比較して、各凹部19a, 19bの発生原因となる各電力消費量はごく僅かである。よって、各凹部19a, 19bからなる各雑音のレベルは非常に小さい。

【0035】したがって、各比較電圧Vc1、Vc2の波形に現れる各凹部20a、20bからなる各雑音レベルも非常に小さい。その結果、たとえ各比較電圧Vc1、Vc2の波形における各凹部20a、20bからなる雑音発生期間に各クロック信号c1、c2が立上がかった場合であっても、各SCF8a、8bの各動作タイミングt1、t2の変動は非常に少ながらると動作するクロック信号c1、c2の立上がり又は立下りで動作するカロック信号c1、c2の立上がり又は立下りで動作する期間は、他のSCF8b、8aの各自四路大きく動作しないので、他のSCF8b、8aの各回路大きく動作しないので、他のSCF8b、8aの各回路の動作に起因して自己の回路の動作タイミングt1、t2を規定する比較電圧Vc1、Vc2が変動することはない。

【 O O 3 7 】よって、各SCF8a,8bの出力信号b 1 , b 2 上に現れるこの動作タイミング t 1 . t 2 変動 に起因する雑音成分は非常に小さくなり、各出力信号 b 1 , b 2 のS/Nが大幅に向上する。その結果、各出力 信号 b 1 , b 2 のダイナミックレンジも拡大する。

【0038】次に、各入力信号 a1 , a2 の波形に現れるクロストークに起因する雑音について説明する。各SCF8a, 8 bへ入力される各入力信号 a1 , a2 の波形には、図4に示すように、互いに相手側のSCF8 b, 8 aへ入力されるクロック信号 c2 , c1 からのクロストークに起因して、各クロック信号 c2 , c1 の立上り、立下りに同期する凹部又は凸部21a, 21bからなる雑音が現れる。

【0039】しかし、図4に示すように、入力信号 a1

上に凹部又は凸部21aの現れるタイミングはSCF8bの動作タイミングt2であり、逆に入力信号a2上に凹部又は凸部21bの現れるタイミングはSCF8aの動作タイミングt1である。

【OO4O】したがって、一方のSCF8aは自己の入力信号a1において他のSCF8bに対するクロック信号c2からのクロストークに起因する凹部又は凸部c20 aの雑音が発生していない期間の信号値を取込む。同様に、SCF8bは入力信号c21 において他のSCF8aに対するクロック信号c12 からのクロストークに起因する凹部又は凸部c21 bの雑音が発生していない期間の信号値を取込む。

【〇〇41】このように、各SCF8a.8bは自己に入力される入力信号a1 .a2 における凹部又は凸部21a.21b等の雑音が発生していない期間の信号値を取込むことができる。したがって、各SCF8a.8bは常に正しい信号値を取込むことができるので、各SCF8a.8bから正しい信号値を有する出力信号b1.b2 が得られる。

【0042】このように、各SCF8a, 8bに入力されるクロック信号c1, c2 相互間の位相をクロック信号の立上り・立下り特性に基づいて設定される所定時間  $\Delta \tau$ だけずらせることによって、各出力信号b1, b2 のS/Nを大幅に向上でき、ダイナミックレンジを拡大でき、かつ常に正しい信号値が得られる安定したスイッチドキャパシタフィルタ装置を実現できる。

【0043】なお本発明は上述した実施形態に限定されるものではない。図1に示す実施形態においては、各SCF8a、8bに入力される各クロック信号c1、c2の位相をずらせる手段として、図2に示すように、抵抗とコンデンサからなるアナログの遅延回路からなる2つの移相回路16a、16bを用いたが、例えば図5に示すーつのシフトレジスタ22を用いてもよい。

【〇〇44】すなわち、このシフトレジスタ22は例えば4段からなり、1段目の出力端子Q1から一方のクロック信号 c 1Aを取出して一方のSCF8aへ印加し、最終段の出力端子Q4から他方のクロック信号 c 2Bを取出して他方のSCF8bへ印加する。そして、このシフトレジスタ22のデータ入力端子ロヘクロック信号全を印加する。また、このシフトレジスタ22のクロック端子CLKへ前記クロック信号 c の間波数 f の例えば20倍の周波数 f 2 を有したクロック信号 c 0 が印加される。

【 O O 4 5 】このようなシフトレジスタ 2 2 においては、クロック信号 c 1 A は元のクロック信号 c に対して、O. O 5 波長分遅延したクロック信号となり、クロック信号 c 2B は元のクロック信号 c に対して、O. 2 波長分遅延したクロック信号となる。なお、波形は元の波形から変化することはない。

【〇〇46】よって、クロック信号cjAとクロック信号

 $c_{2B}$ との間には図6に示すように、O. 15波長分のずれ時間 $\Delta \tau_1$  が存在する。このような構成のシフトレジスタ22においても、各SCF8a, 8bには互いの位相がずれた各クロック信号  $c_{1A}$ .  $c_{2B}$ が入力されるので、図1に示した先の実施形態とほぼ同様の効果を得ることができる。

【0047】また、各実施形態においては、それぞれ2つのSCF8a、8bでスイッチドキャパシタフィルタ装置を構成したが、組込むSCFの数は特に限定されるものではなく、より多数のSCFを組込むことが可能である。

#### [0048]

【発明の効果】以上説明したように本発明のスイッチドキャパシタフィルタ装置においては、各SCFに供給するクロック信号相互間の位相をクロック信号の立上り・立下り特性で定まる所定時間以上にずらしている。したがって、各SCFのスイッチ回路の各比較電圧や各入力信号の各波形に現れる凸部や凹部等の雑音の発生位置が互いずれるので、たとえ複数のSCFが組込まれ、かつ同一周波数のクロック信号を印加したとしても各出力信号のS/Nを大幅に向上でき、ダイナミックレンジを拡大でき、かつ常に正しい信号値が得られ、安定した特性を得ることができる。

#### 【図面の簡単な説明】

【図1】 本発明の一実施形態に係わるスイッチドキャパシタフィルタ装置の概略構成を示すブロック図

【図2】 同スイッチドキャパシタフィルタ装置に組込まれた各移相回路を示す詳細ブロック図

【図3】 同各移相回路で移相された各クロック信号相 互の位相関係とスイッチドキャパシタフィルタ(SC F)の動作タイミングを示す波形図

【図4】 同スイッチドキャパシタフィルタ装置全体の 各動作タイミングを示す波形図

【図5】 本発明の他の実施形態に係わるスイッチドキャパシタフィルタ装置に組込まれたシフトレジスタを示す図

【図6】 同シフトレジスタで移相された各クロック信号相互の位相関係とSCFの動作タイミングを示す波形図

【図7】 一般的なパッシブフィルタを示すブロック図

【図8】 一般的なアクティブフィルタを示すブロック

【図9】 一般的なスイッチドキャパシタフィルタを示すブロック図

【図10】 従来のスイッチドキャパシタフィルタ装置の概略構成を示すブロック図

【図 1 1】 スイッチドキャパシタフィルタ(SCF)の動作タイミングとクロック信号との関係を示す波形図【図 1 2】 従来のスイッチドキャパシタフィルタ装置の問題点を説明するための波形図


【図13】 各スイッチドキャパシタフィルタ (SC) F)の動作タイミングとクロック信号及び各比較電圧と の関係を示す波形図


【図14】 各比較電圧値の変動に起因する従来のスイ ッチドキャパシタフィルタ装置の問題点を説明するため の波形図

【図15】 クロック信号からのクロストークに起因し て各入力信号に現れる各雑音を示す波形図 【符号の説明】

7 a, 7 b … スイッチ回路、6 … リニア I C、8 a, 8 b…スイッチドキャパシタフィルタ (SCF)、9…基 板、10…クロック信号発生回路、11, 12a, 12 b, 13…信号配線、16a, 16b…移相回路、19 a, 19b, 20a, 20b, 21a, 21b…凹部又 は凸部、22…シフトレジスタ、a1, a2…入力信 号、b1 , b2 …出力信号、c, c1 , c2 , c1A, c 2B…クロック信号、 V d …電源電圧、 V c 1 , V c 2 … 比較電圧、Δτ…ずれ時間

【図1】






【図2】


【図3】 入カクロック信号C クロック信号C Ç١ V<sub>C,I</sub> 比較電圧Vci クロック個号Cl Ç2 Vç2 比较電圧VC2 クロック信号C2 SCF8aのSW の動作タイミング SCF8bのSW の動作タイミング

/19a ,19b クロック信号C \_ BV王学孫伊 20a VCI 20b 比較電圧VCI クロック信号C」 C2 20a VÇ2 20b 比較電圧VC2 クロック信号C2 入力信号a  $\sqrt{2}$  kg 202 クロストlelb Q2 入力信号a2· Ŧ -ΔT SCF8aのSW の動作タイミング SCF8b0SW の動作タイミング ti tz


【図7】

Δτ:ずれ時間 (Δτ=τ2 - τ<sub>l</sub> )







[図8]




【図10】






【図9】


ず**い**時間Δ τ<sub>l</sub>




【図11】




【図12】



【図13】



【図14】



【図15】

